Premier colloque du GDR CAO
Villard de Lans (Grenoble), 15-17 janvier 1997

Session I - Conception analogique et mixte

I.1. Exposé de synthèse

présenté par A. Kaiser - IEMN, Lille

I.2. Présentations orales

I.2.1. Outil d'évaluation des performances d'OTA cascodes repliés CMOS et BICMOS. H. Recoules, R. Bouchakour, P. Loumeau.

I.2.2. Génération automatique d'un macromodèle multi-niveau d'amplificateur opérationnel. N. Lewis, T. Zimmer, J.B. Duluc, A. Meresse

I.2.3. Simulation de modulateurs Sigma-Delta à courants commutés. O. Olinae, H. Aboushady, P. Loumeau

I.2.4. Synthèse de circuits à courants commutés. I. O'Connor, A. Kaiser

I.3. Affiches

I.3.1. Un convertisseur analogique-numérique 16 bits 40MHz en format flottant pour la calorimétrie en physique des particules. V. Hermel, J. Lecoq, G. Bohmer

I.3.2. Réalisation d'un amplificateur opérationnel à très fort gain, utilisant des structures cascode-régulées fonctionnant sour 2 Volts. G. N. Lu, G. Sou, G. Alquié

I.3.3. Cairo : un langage pour le layout analogique symbolique. M. A. Dessouky, A. Greiner, M.-M. Rosset-Louërat

I.3.4. Influence des effets de dose cumulée sur les règles de dessin et de conception des circuits intégrés bipolaires. X. Montagner, Y. Deval, P. Fouillat, A. Touboul, J.-P. Dom

I.3.5. Technique de simulation "event-driven" en vue d'une simulation mixte efficace. N. Abdallah, P. Bazargan-Sabet

I.3.6. Méthodologie et synthèse de conception analogique ascendante : modélisation et influence de la dispersion miroirs de courant-BOTA. J. Boucher, D. Andreu, Imlahi, Ayoub, Cousineau, C. Rakotondrazafaty, Soulez, Courrege

I.3.7. Macromodélisation SPICE du comportement électro-thermique dynamique des dispositifs semi-conducteurs intégrés. A. Maxim, D. Andreu, J. Boucher

I.3.8. La technologie durcie aux rayonnements pour des applications aérospatiales. F. Vinci dos Santos

I.3.9. CAO de blocs analogiques. S. Gal, G. Cathébras, Y. Bertrand

Session II - Co-conception matériel/logiciel

II.1. Exposé de synthèse

présenté par A. A. Jerraya - TIMA, Grenoble

II.2. Présentations orales

II.2.1. Étude de la conception matériel/logiciel d'une application d'annulation d'écho acoustique. L. Freund, M. Israël, F. Rousseau, J.-M. Bergé, M. Auguin, C.

II.2.2. Une méthodologie de conception et de révision de systèmes matériel/logiciel. L. Maillet-Contoz, J. Sallantin

II.2.3. Une technique interactive de synthèse des interfaces matérielles. A. Baganne, J.-L. Philippe, E. Martin

II.2.4. Codesign : du partitionnement à la synthèse des communications. C. Vial, B. Rouzeyre

II.2.5. Prototypage rapide d'architectures mixtes ligiciel/matériel à partir de modèles mixtes C/VHDL. A. Changuel

II.2.6. Prototypage virtuel pour la génération d'architectures flexibles et modulaires. C. A. Valderrama

II.3. Affiches

II.3.1. Expérimentation d'un environnement de prototypage de systèmes mixtes. S. Pillement, L. Torres, M. Robert, G. Cambon

II.3.2. Prise en compte des communications lors du partitionnement logiciel/matériel. L. Freund, D. Dupont, M. Israël

II.3.3. Un environnement de simulation pour systèmes embarqués. D. Hommais, F. Pétrot, A. Greiner

II.3.4. Méthodes et outils pour les microprocesseurs embarqués. C. Liem, P. Paulin, A. A. Jerraya

II.3.5. Spécification SDL et Synthèse de la communication pour la synthèse système. J.-M. Daveau, A. A. Jerraya

II.3.6. Ingénierie des systèmes complexes avec la méthode Codesign. Application aux calculateurs embarqués. M. Romdhani, A. Jeffroy

II.3.7. Conception conjointe logiciel/matériel à base de transfromations interactives. G. F. Marchioro, A. A. Jerraya

Session III - Test analogique et mixte

III.1. Exposé de synthèse

présenté par M. Renovell - LIRMM, Montpellier

III.2. Présentations orales

III.2.1. Génération de signature pour circuits analogiques. F. Azaïs, M. Renovell, Y. Bertrand

III.2.2. Test et diagnostic de circuits analogiques et mixtes. F. Mohamed

Session IV - Vérification formelle

IV.1. Exposé de synthèse

présenté par D. Borrione - ARTEMIS, Saint-Martin d'Hères

IV.2. Présentations orales

IV.2.1. Une étude de cas pour l'intégration de méthodes formelles à la CAO de circuits : la correspondance entre un système formel et VHDL. J.-L. Paillet

IV.2.2. Un modèle formel pour la synthèse de haut niveau utilisant des composants complexes. J. Dushina

IV.3. Affiches

IV.3.1. Diagnostic des erreurs de composants dans les circuits logiques. A. Wahba

Session V - Basse consommation

V.1. Exposé de synthèse

présenté par D. Auvergne - LIRMM, Montpellier

V.2. Présentations orales

V.2.1. Re-dimensionnement de portes des circuits CMOS pour une réduction de la consommation de puissance. D. Severac, P. Girard, C. landrault, S. Pravossoudovitch

V.2.2. Estimation et minimisation de la consommation pour les ASIPs. J. G. Cousin, O. Sentieys

V.2.3. Méthodes probabilistes pour l'évaluation de la consommation des circuits. J. Dunoyer, L. Vuillemin, P. Bazargan-Sabet

V.2.4. Caractérisation de la consommation associée à la synthèse architecturale : une méthodologie. P. Guillaume, A. A. Jerraya

V.3. Affiches

V.3.1. Une méthode probabiliste pour estimer la consommation à un niveau algorithmique. S. Gailhard, O. Ingremeau, J.-Ph. Diguet, N. Julien, E. Martin

V.3.2. Un outil d'évaluation de la consommation basé sur l'extraction d'un réseau de portes caractérisées. A. lester, A. Greiner, P. Bazargan-Sabet

V.3.3. Décomposition technologique à basse puissance sur ASIC. B. Laurent, G. Saucier

Session VI - Microsystèmes

VI.1. Exposé de synthèse

présenté par J.-M. Karam - TIMA, Grenoble

VI.2.1. Modélisation de diodes lasers de type circuit pour conception des circuits mixtes micro-opto-électroniques. E. B. Houba, J.-P. Vilcot, J. Harari, S. Mezzour, D. Decoster

VI.2.2. Modélisation comportementale d'un filtre optique accordable en longueur d'onde. K. Vuorinen, F. gaffiot, G. Jacquemod

VI.2.3. Un exemple de conception pour la microrobotique : un système intégré de déflection à micromirroir silicium. H. Camon, C. Bricout, M. Briot

VI.2.4. Environnement de CAO pour les microsystèmes : derniers développements. H. Boutamine

VI.2.5. Conception et test d'un micro-accéléromètre en technologie ATMEL-ES2/ESIEE-CMP. H. Ihs, C. Dufaza

VI.3. Affiches

VI.3.1. Les microsystèmes et le problème d'alimentation. N. Senouci, J.-P. Berry, F. Therez

Session VII - Circuits intégrés micro-ondes

VII.1. Exposé de synthèse

présenté par P. Bouvil

VII.2. Présentations orales

VII.2.1. Modélisation de transistors HIGHFET complémentaires : application à un convertisseur de fréquence faible consommation basé sur la conversion directe de fréquence. F. Dom, P. Descamps, J. Vindevoghel

VII.2.2. La simulation des circuits monolithiques RF et micro-ondes : état de l'art et perspectives. J. Rousset, E. Ngoya, M. Prigent, R. Quere, J. Obregon

VII.2.3. Simulation système des amplificateurs de puissance à l'aide de l'outil COSSAP. V. Meghdadi, J.-P. Cances, F. Chevallier, B. Rojat, J.-M. Dumas

VII.3. Affiches

VII.3.1. Mise en oeuvre de l'outil MDS-MOMENTUM pour la modélisation de la transition ligne à fente - ligne microruban en Bande X. Applications à la fonction filtrage. G. Duchamp, L. Casadebaig, S. Gauffre, J. Pistre

Session VIII - Test en ligne

VIII.1. Exposé de synthèse

présenté par M. Nicolaidis - TIMA, Grenoble

VIII.2.1. Outils de CAO pour la génération de chemins de données avec test en ligne intégré. R. de Oliveira Duarte, M. Nicolaidis

VIII.2.2. Évaluation de l'efficacité d'un autocontrôle utilisant un modèle de fautes multiples. C. Quennesson, Ph. Debaud, E. Dupont-Nivet, H. Mehrez

VIII.2.3. Synthèse d'ASICs avec dispositifs de détection ou de tolérance aux fautes. X. Wendling, R. Rochet, R. Leveugle

TABLE-RONDE : Réactions du secteur industriel

Objet : Discussion de l'adéquation des recherches des équipes françaises aux besoins du secteur industriel

Président :
J. Borel, SGS-Thomson, Crolles

Participants :
J.-Y. Brunel, LEP, Limeil-Brevannes
M. Laurent, Matra MHS, Nantes
J.-P. Tual, Bull, Louveciennes
G. Medulla, Atmel-ES2, Rousset
J.-O. Piednoir, Compass, Sophia Antipolis
J.-F. Loilier, Philips Composants, Caen
M. Rocchi, LEP, Limeil-Brevannes
J.-M. Mifsud, IBM, Corbeil-Essones

Session IX - Synthèse et vérification physiques

IX.1. Exposé de synthèse

présenté par A. Greiner - LIP6, Paris

IX.2. Présentations orales

IX.2.1. Analyse temporelle des circuits VLSI à Haute densité d'intégration utilisant des technologies submicroniques. K. Dioury, A. Greiner, M.-M. Rosset-Louërat

IX.2.2. Assignement technologique sur portes complexes. A. Reis, R. Reis, M. Robert, D. Auvergne

IX. 3. Affiches

IX.3.1. Algorithme de sélection de chemin pour l'optimisation de performances. S. Cremoux, J.-L. Guntzel, T. Monnier, N. Azemards, D. Auvergne

IX.3.2. Un vérificateur des règles de dessin distribué sur un réseau de stations de travail selon un partitionnement guidé par la hiérarchie du circuit. G.-E. Descamps

IX.3.3. Un placeur « Standard Cells » prenant en compte les flux de données. J.-P. Chaput

IX.3.4. Modélisation des performances de portes CMOS submicroniques. J.-M. Daga, D. Auvergne

Session X - Synthèse architecturale

X.1. Exposé de synthèse

présenté par B. Rouzeyre - LIRMM, Montpellier

X.2. Présentations orales

X.2.1. Méthodologie d'implémentation d'algorithme en précision finie pour un outil de synthèse architecturale. J.-M. Tourreilles, C. Nouët, E. Martin

X.2.2. Synthèse d'architectures asynchrones en traitement numérique du signal. J. Dedou, O. Sentieys, J.-L. Philippe

X.2.3. Ordonnancement et optimisations pour la synthèse des circuits orientés contrôle. M. Rahmouni

X.3. Affiches

X.3.1. Synthèse de descriptions comportementales séquentielles en conformité avec la sémantique VHDL. R. K. Bawa, L. Jacomme

X.3.2. Le cêblage des algorithmes par SYNCIRC. A. Kaabouch, J.-N. Contensou

X.3.3. Conception haut niveau des unités de mémorisation. D. Chillet, O. Sentieys

X.3.4. L'avenir des opérateurs en ligne. A. Vacher, A. Guyot

X.3.5. Intégration de fonctions logiques adaptées au traitement d'image dans des FPGA. S. Bouchard, J. Miteran, P. Gorria, V. Juliard

X.3.6. La faisabilité d'une bibliothèque des fonctions en ASIC pour un modem HF numérique sur câble coaxial. S. Philip, A. Dandache, F. Monteiro, B. Lepley

X.3.7. Nids de boucles et synthèse d'architectures. A. Mignotte

X.3.8. Méthodologie de conception de générateurs portables de macro-blocs fonctionnels optimisés en surface et performance. A. Houelle, H. Mehrez, N. Vaucher

X.3.9. Décomposition de dessin de masques en vue de migration technologique. Z. Apanovich, A. G. Marchuk, A. Guyot

X.3.10. Méthodologie de conception de circuits digitaux hétérogènes par la synthèse architecturale. E. berrebi

X.3.11. Optimisation des connexions pour une architecture à base de bus lors de la synthèse comportementale. W. O. Cesário

X.3.12. Aide à l'implantation sur silicium d'algorithmes écrits en VHDL. V. Reboul, C. bricout, M. Briot

Session XI - Synthèse pour le test

XI.1. Exposé de synthèse

présenté par M. Marzouki - TIMA, Grenoble

XI.2. Présentations orales

XI.2.1. Analyse de testabilité pour synthèse d'architectures testables. R. Pires, M.-L. Flottes, B. Rouzeyre

XI.2.2. Ordonnancement et contrôle du test dans un environnement de synthèse de haut niveau en vue de la testabilité. W. Maroufi

XI.3. Affiches

XI.3.1. Générateur de vecteurs de test intégré pour pannes temporelles. V. Moreda, P. Girard, C. Landrault, S. Pravossoudovitch

XI.3.2. Génération distribuée de vecteurs de test par découpage structurel. O. Florent

XI.3.3. Synthèse d'architecture VLSI autotestable. E. Rejouan, H. Mehrez

XI.3.4. Analyse de testabilité de cartes/MCM numériques. M. Perbost, L. Le Lan, C. Landrault

Session XII - Modélisation d'interconnexions

XII.1. Exposé de synthèse

présenté par E. Sicard - INSA, Toulouse

XII.2. Présentations orales

XII.2.1. Influence de la conductivité du substrat sur les performances dynamiques des interconnexions réalisées sur silicium. J. Chilo

XII.2.2. Amélioration des extractions électroniques dans les outils de CAO : caractérisation et modélisation des capacités d'interconnexions. A. Toulouse, P. Nou"et, C. Landrault

XII.2.3. Développement de capteurs de mesures de phénomènes parasites dans les systèmes intégrés. S. Delmas, E. Sicard

XII.3. Affiches

XII.3.1. Caractérisation et optimisation temporelle des lignes d'interconnexion. E. Vanier

XII.3.2. Inductances planaires sur silicium. Extraction des éléments du circuit équivalent. J. Chilo

XII.3.3. Modélisation prédictive des phénomènes parasites dans les interconnexions des systèmes intégrés. F. Caignet, E. Sicard