Programme

Mercredi 15 mai 2002

09:00-09:20 Ouverture du colloque et introduction

09:20-10:40 Session 1 - Synthèse de haut niveau

Président : Eric Martin (LESTER)

09:20-09:40 Représentation matérielle des opérateurs du langage C pour la synthèse haut niveau. François Donnet. LIP6.

09:40-10:00 Génération d'Adaptateurs Mémoire pour les Systèmes Multiprocesseurs Mono-puce. Ferid Gharsalli, Samy Meftali, Frédéric Rousseau, Ahmed A. Jerraya. TIMA.

10:00-10:20 Utilisation d'une méthode de correction de retards pour la vérification d'un assemblage de fonctions RTL par rapport à un assemblage de fonctions au niveau fonctionnel. Ludovic Tambour, Nacer-Eddine Zergainoh, Pascal Urard, Thierry Valentin, Frank Ghénassia, Ahmed Jerraya. TIMA.

10:20-10:40 Génération Automatique d'Architectures Spécifique pour les Systèmes Monopuces Hétérogènes par l'Assemblage de Processeurs. Damien Lyonnard, Amer Baghdadi, Sungjoo Yoo, Ahmed Amine Jerraya. TIMA.

10:40-11:10 Pause

11:10-12:30 Session 2 - Synthèse physique

Présidente : Dominique Borrione (TIMA)

11:10-11:30 Synthèse Logique utilisant un Compilateur de Cellules Complexes. Vincent Beaudenon, Alain Greiner. LIP6.

11:30-11:50 Composants analogiques déformables pour CAIRO+. Vincent Bourguet, Marie-Minerve Louërat, Alain Greiner. LIP6.

11:50-12:10 Placement optimal d'objets déformables dans l'environnement de conception analogique CAIRO+. Pierre Nguyen Tuong, Marie-Minerve Louerat, Alain Greiner. LIP6.

12:10-12:30 Une approche intégrée pour la synthèse-placement-routage des systèmes intégrés sur puce. Christophe Alexandre, Alain Greiner. LIP6.

12:30-14:00 Déjeuner

14:00-15:40 Session 3 - Test et testabilité

Président : Michel Renovell (LIRMM)

14:00-14:20 Initialisation des circuits séquentiels avant test intégré et scan partiel. Isabelle Vogel, Marie-Lise Flottes, Christian Landrault. LIRMM.

14:20-14:40 Pannes Temporelles dans les FPGA. P. Girard, O. Héron, S. Pravossoudovitch et M. Renovell. LIRMM

14:40-15:00 Mesure des paramètres statiques des Convertisseurs A/N par une analyse spectrale. M. Comte, F. Azaïs, S. Bernard, Y. Bertrand et M. Renovell. LIRMM.

15:00-15:20 Expériences d'injection de fautes multi-niveaux dans des descriptions VHDL. Karim Hadjiat, Régis Leveugle. TIMA.

15:20-15:40 Une Nouvelle Heuristique pour le Test des Systèmes Intégrés sur Puce. M.L. Flottes, J, Pouget, B. Rouzeyre. LIRMM.

15:40-16:10 Pause

16:10-18:10 Session 4 - Table-ronde : Verrous technologiques en conception de systèmes intégrés

Modérateur : Alain Greiner (LIP6)

Jeudi 16 mai 2002

09:00-10:40 Session 5 - Architectures dédiées et reconfigurables

Président : Sébatien Pillement (LASTI)

09:00-09:20 Implantation matérielle d'une méthode de contrôle des erreurs d'arrondi de calcul. Roselyne Chotin, Habib Mehrez. LIP6.

09:20-09:40 Architectures Reconfigurables Dynamiquement pour Applications TSI. Pascal Benoit, Gilles Sassatelli, Michel Robert, Lionel Torres, Gaston Cambon, Thierry Gil. LIRMM.

09:40-10:00 Micro-réseau pour systèmes intégrés: Réalisation d'un réseau SPIN 32 ports. Adrijean Andriahantenaina, Alain Greiner. LIP6.

10:00-10:20 Systèmes intégrés : Un micro-réseau d'interconnexion à commutation de paquets respectant la norme VCI. Hervé Charlery, Alain Greiner. LIP6.

10:20-10:40 Flot de Conception pour Plateforme Reconfigurable. Raphaël David, Daniel Chillet, Sébastien Pillement, Olivier Sentieys. LASTI.

10:40-11:10 Pause

11:10-12:30 Session 6 - Conception analogique et micromécanique

Président : Andréas Kaiser (IEMN)

11:10-11:30 Conception de résonateurs micromécaniques pour les filtres IF dans la technologie de couches épaisses épitaxiées. Dimitri Galayko, Andreas Kaiser, Bernard Legrand, Lionnel Buchaillot, Dominique Collard, Chantal Combi. ISEN-IEMN.

11:30-11:50 Conception d'un dispositif de commande à distance pour des actionneurs électrostatiques microsystèmes. P. Basset, B. Stefanelli, L. Buchaillot, D. Collard, A. Kaiser. ISEN-IEMN.

11:50-12:10 Rétine d'acquisition du flot optique : intégration de la transformée de Census. Navarro, Cathébras, Cambon. LIRMM.

12:10-12:30 Conception et test de MEMs : application à la mesure du champ magnétique terrestre. V. Beroulle, Y. Bertrand, L. Latorre, P. Nouet. LIRMM.

12:30-14:00 Déjeuner

14:00-15:40 Session 7 - Explorations architecturales

Président : Frédéric Pétrot (LIP6)

14:00-14:20 Méthode d'estimation relative des performances des architectures de FPGA. Lilian Bossuet, Guy Gogniat, Jean-Luc Philippe. LESTER.

14:20-14:40 Mutek: Un noyau Multi-taches/Multi-processeurs SMP pour systemes embarques. Pascal Gomez, Frederic Petrot, Denis Hommais. LIP6.

14:40-15:00 Méthode d'optimisation globale pour le partitionnement logiciel/matériel. Benoît Miramond, Jean-Marc Delosme. LAMI.

15:00-15:20 Support matériel à l'exécution multi-threads pour le processeur MIPS R3000: micro-architecture et caractérisation. Boris Boutillier, Laurent Mortiez, Alain Greiner. LIP6.

15:20-15:40 Exploration et conception systématique d'architectures multiprocesseurs monopuces dédiées à des applications spécifiques. Amer Baghdadi, Nacer-Eddine Zergainoh, Ahmed Amine Jerraya. TIMA.

15:40-16:10 Pause

16:10-17:30 Session 8 - Caractérisation et modélisation électrique

Président : Pascal Nouët (LIRMM)

16:10-16:30 Modèle du transistor MOS à canal court en vue de l'évaluation du bruit de diaphonie dans les circuits submicroniques. Patricia Renault, Pirouz Bazargan-Sabet. LIP6.

16:30-16:50 Structuration des données dans les outils de vérification et de simulation back-end. Dominique Ledu, Pirouz Bazargan Sabet. LIP6.

16:50-17:10 Méthode de Caractérisation Dédiée aux Applications à Faible Courant de Fonctionnement. W. Rahajandraibe, C. Dufaza, D. Auvergne, B. Cialdella, B. Majoux et V. Chowdhury. LIRMM.

17:10-17:30 Caractérisation et modélisation de thyristors parasites en technologie CMOS fortement submicronique. F. Azaïs, B. Caillard, P. Nouet, P. Salomé. LIRMM, ST Microelectronics.

19:30- Dîner et soirée musicale

Vendredi 17 mai 2002

09:00-10:40 Session 9 - Simulation, cosimulation, vérification

Présidente : Anne Mignotte (L3I)

09:00-09:20 Une expérience pratique de vérification formelle d'un système sur une puce par vérification de modèles. Emil Dumitrescu. TIMA.

09:20-09:40 Vérification formelle de circuits asynchrone. Menouer Boubekeur. TIMA.

09:40-10:00 Ordonnancement statique versus pilotage évenementiel. Richard Buchmann, Frédéric Pétrot, Alain Greiner. LIP6.

10:00-10:20 Approche de co-simulation multi-niveaux des composants virtuels IPs. Riadh Gaiech, Adel Baganne, Eric Martin, Mohamed Abid. LESTER.

10:20-10:40 Méthodologie de développement de systèmes embarqués temps réel basée sur le langage SDL. Ahmad Alkhodre, Jean-Philippe Babau, Jean-Jacques Schwarz. L3I.

10:40-11:10 Pause

11:10-12:30 Session 10 - Evaluation et optimisation de la consommation

Présidente : Nadine Azémard (LIRMM)

11:10-11:30 Estimation de la consommation d'un algorithme C par analyse fonctionnelle. Johann Laurent, Nathalie Julien, Eric Senn, Eric Martin. LESTER.

11:30-11:50 Optimisation de la consommation des unités de mémorisation lors de la synthèse d'architecture. Gwenolé Corre, Nathalie Julien, Eric Senn, Eric Martin. LESTER.

11:50-12:10 Evaluation et Optimisation de chemins combinatoires. X. Michel, P. Maurine, N. Azemard et D. Auvergne. LIRMM.

12:10-12:30 Optimisation de la mémoire et de la consommation des systèmes multimédia embarqués. Antoine Fraboulet, Anne Mignotte. L3I.

12:30-14:00 Déjeuner

14:00-16:00 Session 11 - Table-ronde : Organisation et animation de la communauté des chercheurs en CAO de circuits et systèmes intégrés

Modérateur: Bernard Courtois (TIMA)

16:00 Fin du colloque